信号完整性的基本理论-串扰

1.串扰的形成过程

根据电磁理论，串扰(Crosstalk)是两条信号线之间的电磁耦合，是由信号线之间的互容和互感引起的线上噪声。

如下图，两根平行线平行放在一起，其中一根线中一端有信号源V_S及内阻Z_0G，另一端有负载阻抗Z_LG，回路通过地构成闭环；另一导线中仅有阻抗Z_0R和Z_LR，也是单线对地结构。两个回路使用公共地。有信号源的导线称为动态线或攻击线，被干扰的导线称为静态线或受害线。

串扰的形成过程是：当驱动信号(1)通过发射线时，由于发射线和接收线间的寄生电容，会在接收线上产生分别向两端走向的耦合电流(3)；同时，驱动信号通过发射线时会在其周围产生一个变化的磁场，这个磁场与接收线相交，并在接收线中感应出一个与驱动信号相反走向的耦合电流(2)。干扰电流(2)和(3)就是驱动信号从发射线耦合到接收线上的串扰信号。

根据引起的原因不同，串扰分为容性耦合串扰和感性耦合串扰。容性耦合串扰是由相互间的耦合电容而产生的耦合电流(如上图中干扰信号(3))，又叫电场耦合；感性耦合串扰是由相互间的耦合电感而产生的耦合电流(如上图中干扰电流(2))，又叫磁场耦合。通常所说的串扰是指容性耦合串扰和感性耦合串扰的总和。

根据串扰出现的位置，串扰又分为近端串扰和远端串扰。如上图，近端串扰是驱动信号(1)在接收线近端产生的干扰信号，远端串扰则是驱动信号(1)在接收线远端产生的干扰信号。

2.容性耦合串扰

容性耦合是动态线及静态线之间存在的分布电容所引起的，下图显示了动态线(1)及静态线(2)之间的这种互容关系。

静态线上的耦合电流分别沿两个方向传播，一半向前流动，一半向后流动。以单位长度的分布电容模型进行容性耦合噪声分析，V_S表示信号电压，C_m表示信号上升边空间内耦合电容的总和。静态线上的瞬时容性耦合电流I_c为：

用C_mL表示单位长度△x内的耦合电容，RT表示上升边时间，v表示信号传输速度，那么总的耦合电容C_m可以表示为：

瞬时容性耦合电流I_C为：

从上式可以看出，动态线上的信号电压越大，瞬时耦合噪声就越大；导线间距越小，耦合电容越大，瞬时耦合噪声越大；信号的传输速度越快，耦合电流噪声越大。

总的容性耦合电流在静态线上会向两个方向流动，方向相反，大小相等。其中后向流动的耦合电流以一定的速度流回近端，静态线上的近端可以感受到一个恒定的脉冲信号，脉冲宽度被扩散为信号传播时间(TD)的2倍，因此，后向容性耦合噪声电流I_CN为：

前向流动的耦合噪声电流速度与动态线上的信号传输速度相同，当信号到达远端时，若存在串联端接电阻器，前向容性耦合电流将会在端接电阻器上产生一个正向的压降，从而形成一个很短的脉冲噪声。该噪声的时间宽度约等于动态线上信号的上升边(RT)长度。

可以通过仿真工具对容性耦合串扰噪声进行仿真，下图为仿真结果 。

图中曲线(1)是动态线上驱动端的信号波形；曲线(2)是动态线负载端接收到的信号波形，接收到的波形上升边由于传输线的损耗出现了一定程度的延长，这被称为上升边退化；曲线(3)是静态线的远端串扰，它是一个宽度为信号上升时间的正脉冲信号；曲线(4)是静态线的近端串扰，它的宽度为两倍的信号传输时间。

3.感性耦合串扰

感性耦合是动态线及静态线之间的互感效应所引起的。由于分布电感产生的互感效应，静态线受到动态线上变化的电流dl/dt的驱动产生串扰感应电压，从而形成后向的耦合电流。

传输线的分布电感模型如下图所示，动态线(1)及静态线(2)之间存在互感效应。

用V_L表示互感感应电压，L_m表示两回路之间的回路互感，dl/dt表示动态线上的电流变化速率。当动态线上的电流大小发生变化时，静态线上产生的瞬时电压为：

近端的噪声电压恒定且宽度是信号传输时间的2倍，因此幅度为远端电压幅值的一半：

远端的噪声为窄负电压脉冲，幅度为：

感性串扰噪声的大小与传输线固有自感L₀、信号电压大小V_S以及动态线与静态线之间的互感L_mL有关。

可以通过仿真工具对感性耦合串扰噪声进行仿真，下图为仿真结果 。

图中曲线(1)是动态线上驱动端的信号波形；曲线(2)是动态线负载端接收到的信号波形；曲线(3)是静态线的近端串扰噪声，它的宽度为信号传输时间的两倍；曲线(4)是静态线的远端串扰，它是一个宽度为信号上升时间的负脉冲信号。

4.总串扰

串扰是容性耦合和感性耦合共同作用所产生的，在高速PCB电路中两种耦合也是同步产生的，所以受害线受到的总串扰是容性串扰和感性串扰的叠加，即容性耦合带来的感应电流效应和感性耦合产生的感应电压效应的叠加。此时，把前向耦合电压称为远端串扰电压，记为V_FEXT；后向耦合电压称为近端串扰电压，记为V_NEXT。假定传输线是均匀无耗传输线，并且传输线的耦合长度大于工作波长的长度，对于弱耦合传输线的等效电路可以用下图的LC集总参数模型所表示。

近端串扰电压V_NEXT的峰值：

从上式可以看出，在高速电路中，由于|C_m|/C_s+L_m/L_s一直存在，所以V_NEXT也是一直存在的，理论上都无法消除。但由于式中所有参数都相对很小，因此总体上V_NEXT也很小。

远端串扰电压V_FEXT的峰值：

从上式可以看出，理论上，如果|C_m|/C_s-L_m/L_s的值为0，即电磁耦合效应达到平衡，那么V_FEXT就不存在了，这种情况就是传输线处于一种均匀的介质环境中，比如带状线。但实际中，由于生产误差、玻璃纤维效应等因素，|C_m|/C_s-L_m/L_s几乎不可能等于0，所以，V_FEXT是不能被完全消除的，只能尽可能被减小。

5.串扰的仿真分析

下面对影响串扰的各种因素进行仿真分析，力图找到能够有效减小串扰的措施。在仿真之前，首先构建一个双线系统，如下图所示。

设置图中A点的驱动源为干扰源(Aggressor)，位于D点的接收器为被干扰源对象(Victim)，A、B之间的线网为干扰源网络(Aggressor Line)，C、D之间的线网为被干扰对象网络。两线的线宽均为W，两线的线间距为P，两线的平行长度为L，如不特殊说明，W、P和L的取值分别为W=8mils，P=8mils，L=2inch，两条线均为顶层微带线，PCB板的设置如下图所示。

为考察C、D之间线网受串扰影响的程度，仿真中在A、B间加入时钟信号，在C、D间加入固定的低电平直流信号。

5.1电流流向对串扰的影响

在这里做了两种情况的信号仿真，第一种是干扰源网络与被干扰对象网络的电流流向相同，第二种情况是干扰源网络与被干扰对象网络的电流流向相反(A、B网络中的驱动源与负载互换位置，即位于B点的为驱动源，而为于A 点的为负载)，在两种情况下，A、B间加入100MHz的时钟信号，C、D间加入低电平直流信号。下图为仿真结果。标记“1”和标记“2”所指的波形分别为远端D点串扰波形和近端C点串扰波形。

由仿真结果可知，电流流向为反向时的串扰要大于电流流向相同时的串扰，虽然信号的频率没有改变，但是在电流反向时被干扰对象上的串扰却加强了。

5.2两线间距对串扰的影响

下面分析两线间距Р对串扰大小的影响，为此进行了四种情况的仿真：分别是在线间距P=5mils，P=10mils，P=15mils和 P=20mils条件下进行的。信号频率为100MHz，电流流向为同向。仿真波形如下图所示。

由上图可以看出随着线间距的增大远端串扰呈下降趋势。

5.3两线平行长度对串扰的影响

下面分析平行线长度L对串扰的影响，为此设计了四种仿真情况，即L分别取0.5inch、1inch、2inch和3inch。信号频率为100MHz，电流流向为同向。

由仿真结果可见，远端串扰电压在随着两线平行长度的增大而增大。在实际高速电路中进行布线时，当布线空间较小或布线密度较大时，应慎重对待信号之间的串扰问题，因为高频信号线对与其相邻的信号线的串扰可能会导致门级的误触发，而这样的问题在电路调试的过程中是很难被轻易发现并妥善解决的。因此，在布线资源允许的条件下，应尽可能地拉开线间距(差分线除外)并减小两根或多根信号线的平行长度，必要时可采用固定最大平行长度推挤的布线方式(也称 jog走线)，即对于平行长度很长的两根信号线在布线时可以间断式地将间距拉开，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如下图所示。

5.4信号频率及上升时间对串扰的影响

干扰源信号的频率变化会对被干扰对象上的串扰产生一定的影响，这里对干扰源网络AB上的信号频率分别取50MHz、100MHz、200MHz、400MHz频率值时，对被干扰对象网络上的串扰进行了仿真，仿真波形见下图。

由仿真结果可看出，随着干扰源信号频率的增加，被干扰对象上的串扰幅度也随之增加，当干扰源信号频率大于100MHz时，峰值串扰增加得很快，而当频率为400MHz时，被干扰对象上的串扰已经达到了无法容忍的程度。这说明被干扰对象上的串扰电压与干扰源信号的频率取值成正比，当干扰源频率大于100MHz 时，必须采取必要的措施来抑制串扰。同时，由图d还可看到，当干扰源频率为400MHz时，近端C点的串扰也增加得很快，这种情况下不但要像通常一样关心远端串扰，而且还需要谨慎处理容易被忽略的近端串扰。

由上面的仿真分析可看出，干扰源频率的增加会导致串扰的增加，但这是否就意味着干扰源频率较低时，它对被干扰对象的串扰影响就小?答案是否定的。因为存在着一项容易被忽视的对串扰影响极大的因素，它就是干扰源网络中驱动源的上升/下降时间，下图是对同一布线结构所作的仿真，不同的是图(a)和图(b)中使用了两个不同的干扰源。对于图(a)中的串扰仿真，干扰源采用的驱动源是早期工艺的器件，其上升时间为5ns左右；而图(b)中的串扰仿真是基于一个具有0.5ns左右上升时间的驱动源进行的。该仿真结果都是基于干扰源频率f=25MHz 时作出的。

由此可见，在数字电路中，除了信号频率对串扰有较大影响外，信号的上升/下降时间或边沿变化(上升沿或下降沿)对串扰的影响更大，边沿变化越快，串扰越大。由于在现代高速数字电路的设计中，具有快速上升时间的器件的应用越来越广泛，因此对于这类器件，即使信号频率不高，在布线时也应该认真对待，以防过大串扰的产生。

5.5地平面对串扰的影响

多层PCB板一般都包括若干个信号层和若干个电源层，多个信号层和电源层的叠放顺序无特殊规定，但通常是通过叠放顺序来构成标准的微带传输线和带状传输线。对于微带传输线和带状传输线来说，与之相邻的一般都有一个电源平面，相应信号层和电源层之间是用电介质填充的。这个电介质层的厚度是影响传输线特性阻抗的重要因素，当它变厚时，传输线特性阻抗变大，当它变薄时，传输线特性阻抗变小。实际上，电介质层的厚度对串扰的影响也十分显著。下表为仿真结果。

由仿真结果可见，传输线与地平面的距离，即传输线与地平面之间的电介质层的厚度对串扰的影响很大，对于同一布线结构，当电介质层的厚度增大一倍时，串扰明显加大了，反之，当电介质层厚度减小时，串扰明显减小。另外还可以看出，对于同样的电介质层厚度，带状传输线的串扰要小于微带传输线的串扰，由此可知，地平面对不同结构的传输线的影响也是不同的。因此在高速电路布线时，如带状传输线的阻抗控制能够满足要求，那么使用带状传输线可以比使用微带传输线获得更好的串扰抑制效果。